(3)在Browse schlib页面,单击Description按钮,并切换到Designator页面,在Default区域中填入放置器件的缺省名称"U?",在Designator域中填入TTLGATE,在Foot Print 1域中填入Dip14。再切换到Library Fields页,为Text Field 1-Text Field 5各个区域填写如下相应内容:
Text Field 1:Type=SUBCKT(X);此域定义T1000为子电路。
Text Field 2:model=T1000;此域将此子电路的模型名定义为T1000。
Text Field 3:file={model_path}.ckt;此域指出模型文件存放的路径及文件名。
Text Field 4:pins=1:[1,2,3,14,7]2:[4,5,6,14,7]3:[10,9,8,14,7]4:[13,12,11,14,7];此域定义各子件的管脚分配及管脚排列顺序。引脚排列顺序必须与模型文件中子电路定义语句所定义的节点排列顺序相对应。
Text Field 5:netlist=%D%1%2%3%4%5%M;此域包含Spice网络表的网络数据。其含义可参见参考文献[4]~[5];该页的其余区域可不填。Part Field Name项不用设置。
第四步,创建器件模型文件。
Protel 99SE的模型文件存放在Design Explorer 99 SEModel.ddb仿真文件中。首先在此数据库中创建文件夹TTLGATE,再创建文件T1000.ckt。Spice语言规定子电路的扩展名为ckt。根据图1按Spice模型文件规范编写此文件是一种较烦琐的事情,未能体现Protel的优点。下面介绍一种简便方法:将图1中的节点e的标号"e"去掉,并在此节点上放置接地符号(0),单击Simulate/Create Spice Netlist按钮,系统会自动生成Spice网表文件T1000.nsx。将文件中的注释行和命令行删除,将节点0改为节点e,在文件的最前面添加一行子电路命令语句:.SUBCKT T1000 a b c d e,将文件的最后一句由.END改为.ENDS T1000(子电路结束语句),最后将此文件内容复制到新建的子电路模型文件T1000.ckt之中。得到的新器件的模型文件如下所示: